BR-351

Компактное 32-битное процессорное RISC-V ядро.
Идеально подходит для управляющих и вычислительных задач, требующих высокой производительности при ограниченном энергопотреблении.

Запросить больше информации

Ключевые параметры

Настраиваемый набор поддерживаемых расширений команд:

32-битное ядро RISC-V с 32-мя целочисленными регистрами (I расширение)
Целочисленное умножение и деление (M расширение)
Атомарные операции (A расширение)
16-битные инструкции для увеличения плотности кода (C расширение)
IEEE 754-2008 совместимые вычисления с плавающей запятой одинарной точности (F расширение)
IEEE 754-2008 совместимые вычисления с плавающей запятой двойной точности (D расширение)
Обработка прерываний в пользовательском режиме привилегированности (N расширение)
Инструкции для битовых операций (B расширение)
Криптографические инструкции (K расширение)
Специализированные инструкции для отечественной криптографии (Кузнечик, Стрибог, Магма)
Инструкции для цифровой обработки сигналов (P расширение)

Декодирование: до 2-х инструкций в такт
Исполнение: до 2-х инструкций в такт
Machine и User уровни привилегированности
9-ти стадийный конвейер с последовательным исполнением команд
Предсказание переходов: BTB, BHT, RAS
Конфигурируемая подсистема памяти: L1 I/D-кэшы, TCMы
Порт для доступа внешних ведущих устройств к TCM памятях
Настраиваемая подсистема прерываний

Platform Level Interrupt Controller (PLIC)
Core Local Interruptor (CLINT): таймер и программные прерывания
Поддержка локальных прерываний, требующих быстрой обработки
Core Local Interrupt Controller (CLIC)
Немаскируемые прерывания (NMIs)

Поддержка защиты блоков памяти с помощью ECC (SEC-DED)
Улучшенный контроль доступа к физической памяти (Smepmp расширение)
Интегрированный контроллер отладки с поддержкой аппаратных точек останова
Поддержка доступа к системной шине для контроллера отладки без остановки процессорного ядра
Поддержка двухпроводного JTAG интерфейса (compact JTAG)
Модуль трассировки
Поддержка управления энергопотреблением
AXI или AHB интерфейсы
Производительность

2.47 DMIPS/МГц
4.6 CoreMark/МГц

Частота (полная имплементация)

1 ГГц (TSMC, 28нм HPC+, 7-track, при наихудших условиях)

Подсистема памяти

Настраиваемый диапазон адресов для TCM-памятей. TCM-арбитр используется для управления одновременным доступом к TCM-памятям от разных источников (подкачка кода, запросы чтения/записи данных, внешние запросы). Возможно использования кэша инструкций/данных для ускорения доступа к медленной памяти:

Настраиваемое количество каналов
Настраиваемый размер кэш линии
Префетчер
Поддержка приоритетного чанка

Управление энергопотреблением

Процессор прекращает любую активность (включая запросы кэша инструкций/данных) и переходит в режим ожидания прерываний. Поддержка внешнего модуля по управлению энергопотреблением для выполнения клок гейтинга и переводом памятей в режим сна.

Безопасность

Контроль доступа к физической памяти (PMP) является важным механизмом для обеспечения изоляции различных софтварных компонет и ограничения их доступа. До 64-х PMP регионов могут быть использованы в BR-351.

Многоядерная сборка

Доступна полностью прединтегрированная подсистема. Присутствует гибкая инфраструктура для объединения ядер между собой и соединения с внешними подсистемами. Поддерживаются различные механизмы для обеспечения межпроцессорной синхронизации:

Софтварные прерывания через CLINT
Атомарные операции в TCM-память соседних процессорных ядер

Средства разработки

Полный набор средств разработки RISC-V: OpenOCD, GCC, GDB, Eclipse. CloudBEAR предоставляет сконфигурированную среду на базе Eclipse с полным набором средств и примеров для быстрого начала разработки.

Сторонние средства разработки

IAR Embedded Workbench® включает средства отладки, компиляции и оптимизации, которые позволяют пользователям добиться достаточной производительности при максимальной оптимизации размера кода.

SEGGER Embedded Studio для RISC-V – среда разработки для устройств на базе данной архитектуры. Embedded Studio является законченным решением для разработки и отладки Ваших приложений. Включает полный набор средств, run-time библиотеку и симулятор.

TRACE32® debugger for RISC-V. Lauterbach – один из крупнейших поставщиков полных, модульных и обновляемых отладочных средств для микропроцессоров. С 1979 года компания поставляет свои высококлассные отладочные решения по всему миру.

Совместимые JTAG отладчики

BR-351 включает интегрированный отладочный модуль, совместимый со спецификацией RISC-V, что позволяет использовать стандартные отладчики. Список верифицированных отладчиков: