关键参数
- 可定制的支持命令扩展集:
- 64位RISC-V内核，带有32个整数寄存器（I扩展）
- 整数乘除（M扩展）
- 原子操作（A扩展）
- 16位指令可提高代码密度（C扩展）
- IEEE 754-2008标准下的单精度浮点运算（F扩展）
- IEEE 754-2008标准下的双精度浮点运算（D扩展）
- 用户首选模式下的中断处理（N扩展）
- 位操作指令（B扩展）
- 加密指令（K扩展）
- 数字信号处理指令（P扩展）
- 每拍最多执行1条指令
- 机器和用户权限级别
- 顺序执行命令的8级传送带
- 过渡预测：BTB、BHT、RAS
- 可配置内存子系统：L1 I/D缓存、TCMs
- 用于外部主设备访问TCM存储器的端口
- 可自定义的中断子系统
- 平台级中断控制器（PLIC）
- 核心局部中断器（CLINT）：定时器和软件中断
- 支持需要快速处理的本地中断
- 核心本地中断控制器（CLIC）
- 不可屏蔽中断（NMIs）
- 支持带ECC的内存块保护（SEC-DED）
- 改进的物理内存访问控制（Smepmp 扩展）
- 集成调试控制器，支持硬件断点
- 支持调试控制器访问系统总线，无需停止处理器内核
- 支持双线JTAG接口（紧凑型JTAG）
- 跟踪模块
- 支持能量管理
- AXI或AHB接口
- 工作性能
- 1.81 DMIPS/MHz
- 3.29 CoreMark/MHz
- 频率（全面实施）
- 1千兆赫（台积电，28 纳米HPC+，7道，最差条件下）
内存子系统
TCM存储器的可配置地址范围。TCM仲裁器用于控制不同来源（代码分页、数据读/写请求、外部请求）对TCM存储器的同时访问。 可以使用指令/数据缓存来加快对慢速内存的访问速度:
- 可定制的通道数量
- 可定制行缓存大小
- 预取器
- 优先块支持
能量管理
处理器停止所有活动（包括指令/数据缓存请求）并进入中断等待模式。 支持外部电源管理模块，以执行时钟门控并使存储器进入休眠状态。
安全
物理内存访问控制（PMP）是一种重要机制，可确保各种软件组件相互隔离并限制其访问。 BR-650最多可使用64个PMP区域。
多核组件
可提供完全预集成的子系统。它拥有一个灵活的基础设施，可将核心相互连接并与外部子系统连接。 支持各种机制来提供处理器间同步:
- 通过CLINT实现软件中断
- 对相邻处理器内核的TCM存储器进行原子操作
开发工具
全套RISC-V开发工具：OpenOCD、GCC、GDB、Eclipse。 CloudBEAR提供了一个基于Eclipse的配置环境，其中包含一套完整的工具和示例，可快速开始开发。
第三方开发工具
IAR Embedded Workbench®包括调试、编译和优化工具，使用户能够获得足够的性能，同时最大限度地优化代码大小。
SEGGER Embedded Studio用于 RISC-V，它是基于该架构的设备的开发环境。Embedded Studio是用于开发和调试应用程序的完整解决方案。包括一整套工具、运行库和模拟器。
用于RISC-V的TRACE32®调试程序。 Lauterbach是为微处理器提供完整、模块化和可升级调试工具的最大供应商之一。 自1979年以来，该公司一直在全球范围内提供高端调试解决方案。
兼容JTAG的调试程序
BR-650包括一个与RISC-V规范兼容的集成调试模块，允许使用标准调试器。 已验证的调试器列表:
